240 发简信
一切都好呀
IP属地：北京
  • 180
    一切都好呀
    Sprocess 14

    math coord.ucs #设置 coord,ucs坐标系；coord,坐标；ucs,三维坐标系。AdvancedCalibration #激活校准模型Advance...

    1557 0 0
  • 180
    一切都好呀
    FinFET22nm 例程注释

    header rem #---------------------------------------------------------------------# rem ...

    1743 0 0
  • 180
    一切都好呀
    Hspice+spf文件 后仿

    说下环境吧：华大九天的Aether波形查看软件：IWAVEHspice以反相器为例1.先用Aether导出反相器的测试电路 INV_tb.netlist2.修改netlist...

    1713 0 0
  • 180
    一切都好呀
    CCI流程

    SIMC40nmPDK 1p8m_6ic_2TMC_ALPA1CalibreStarRC1.准备文件：电路原理图的SPICE/CDL文件版图GDS文件Carlibre_LVS...

    2643 0 1
  • 180
    一切都好呀
  • 180
    一切都好呀
  • 180
    一切都好呀
    StarRC 数据手册

    StarRC Solution StarRC 解决方案 Semiconductor process technology has been continually scali...

    2750 0 1
  • 120
    180
    一切都好呀
    寄生参数提取（PEX）定义

    来源：https://www.synopsys.com/glossary/what-is-parasitic-extraction.html[https://www.syno...

    11996 0 0
  • 180
    一切都好呀
    6.状态机

    1.Moore状态机 1.1 定义 输出仅由电路状态决定的时许电路称为Moore型。 2.Melay状态机 2.1定义 输出不仅由当前电路状态决定还与当前输入有关。 3.状态...

    261 0 0
  • 180
    一切都好呀
    RS锁存器

    1 特性表 clk R S Q(t+1) 0 * * Q(t) 1 0 0 Q(t)...

    686 0 0
  • 120
    180
    一切都好呀
    乘法器

    1.串行乘法器（8位为例） 1.1 verilog 程序 module mutilpiler( clk,mutil_a,mutil_b,result ); input c...

    268 0 0
  • 120
    180
    一切都好呀
    2.一位全加器

    1.定义 实现两个二进制数相加 2.真值表 3.逻辑表达式 4.verilog 程序 4.1 数据流描述方式 module add_full（ x,y,c,sum,count...

    1585 0 0
  • 180
    一切都好呀
    参考资料

    书籍：数字逻辑基础与verilog设计 机械工业出版社 ...

    75 0 0
  • 180
    一切都好呀
    verilog 基本语法

    1.module 结构 module 程序名称（ input x,y；#输入信号 output .....;#输出信号 ）；#末尾加分号 程序正文 endmodule #程...

    1140 0 0
  • 120
    180
    一切都好呀
    1.半加器

    1.定义 两个一位数的相加，称为半加器。 2.真值表 x为第一个加数,y为第二个加数，c为进位，s为x+y右边一位和。 x y c s 0 0 0 ...

    2022 0 0
  • 180
    一切都好呀
  • 180
    一切都好呀
暂无个人介绍