目录

• 组合逻辑电路

  • 编码器
  • 译码器
  • 数据选择器(多路开关、多路复用器)
  • 加法器
  • 数值比较器

• 半导体存储电路

  • 锁存器
  • 触发器
  • 锁存器与触发器的比较
  • 寄存器
  • 存储器
    • 随机存储器（静态SRAM、动态DRAM 是时序逻辑电路）
    • 只读存储器（ROM是组合逻辑电路）
  • 寄存器与存储器的比较

• 时序逻辑电路

  • 按功能/用途分为
    • 寄存器(以移位寄存器为例)
    • 计数器
    • 顺序脉冲发生器(节拍发生器)
    • 顺序脉冲检测器
    • 序列信号发生器
    • 码组变换器
  • 按各触发器的动作特性分为：
    • 同步时序电路
    • 异步时序电路

# 组合逻辑电路

## 概述

特点：任一时刻的稳态输出，仅仅与该时刻的输入变量的取值有关，是无记忆电路——输入信号消失，则输出信号也会立即消失。

结构：由最基本的逻辑门电路组合而成

## 组合逻辑电路的分析

由已知的逻辑电路图，找出输入变量和输出函数之间的逻辑关系，达到分析电路功能，评价设计好坏，维护系统硬件，改善电路设计的目的，这个过程称为数字电路的逻辑分析。
组合电路分析的步骤：

## 组合电路的设计

逻辑设计又称为逻辑综合，根据给定的逻辑条件或者提出的逻辑功能，整理出满足该逻辑的电路，这个过程称为数字电路的逻辑设计。
组合电路设计的步骤：

## 应用

• 被用来做输入的信号跟储存的资料作逻辑代数运算之用
  • 编码器
  • 译码器
  • 数据选择器(多路开关、多路复用器)
  • 加法器
  • 数值比较器

### 编码器

功能：将输入的每一个高、低电平信号编成一个对应的二进制代码

### 译码器

功能：将每个输入的二进制编码译成对应的输出高、低电平信号或另外一个代码。译码是编码的反操作

显示译码器：

• 七段字符显示器：为了能以十进制数码直观地显示数字系统的运行数据，目前广泛的使用七段字符显示器或成为七段数码管，这种字符显示器由七段可发光的线段拼合而成，常见的有半导体数码管和液晶显示器。
• BCD-七段显示译码器：半导体数码管和液晶显示器都可以用TTL或CMOS集成电路直接驱动。为此就需要显示译码器将BCD代码译成数码管所需要的驱动信号，以便使数码管用十进制数字显示出BCD代码所表示的数值

### 数据选择器(多路开关、多路复用器)

是一种可以从多个模拟或数字输入信号中选择一个信号进行输出的器件。

特点：
一个有 2^n 输入端的数据选择器有 n 个可选择的输入－输出线路，可以通过控制端来选择其中一个信号被选择作为输出。

作用：

• 数据选择器主要用于增加一定量的时间和带宽内的可以通过网络发送的数据量。
• 数据选择器使多个信号共享一个设备或资源，例如一个模拟数字转换器或一个传输线，而不必给每一个输入信号配备一个设备

构造：
数据选择器是一种常用模块，最小的是二选一数据选择器。
大型的数据选择器可以由较小的数据选择器级联(级联又称链联，是将二端口网络输出端口的2个端子分别连接到下一个二端口网络输入端口的2个端子的联接方式)来实现

多路复用

多路复用（Multiplexing，又称“多工”）是一个通信和计算机网络领域的专业术语，在没有歧义的情况下，“多路复用”也可被称为“复用”。多路复用通常表示在一个信道上传输 多路信号或数据流的过程和技术。因为多路复用能够将多个低速信道整合到一个高速信道进行传输，从而有效地利用了高速信道。通过使用多路复用，通信运营商可以避免维护多条线路，从而有效地节约运营成本。

工作过程
首先，各个低速信道的信号通过多路复用器（MUX，多工器）组合成一路可以在高速信道传输的信号。在这个信号通过高速信道到达接收端之后，再由分路器（DEMUX，解多工器）将高速信道传输的信号转换成多个低速信道的信号，并且转发给对应的低速信道。

在实际的通信工程应用里，多路复用器和分路器通常作为一个设备被一起生产和安装。作为发送数据的时候，这个设备就作为多路复用器，在接收数据的时候，这个设备就作为分路器

种类
多路复用根据使用的技术可以分为时分复用（TDM）、频分复用（FDM）、空分复用（SDM）和码分复用（CDM）。

• 时分复用的特点是：高速信道根据时间划分成多个 时隙供多个低速信道轮流使用，在一个时隙内，只能有一个低速信道占有高速信道的资源。
• 频分复用的特点是：多路复用器将各个低速信道的信号通过 调制分布到高速信道的各个 频段，然后进行叠加，形成高速信道上传输的信号，在接收端，分路器一般通过 带通滤波器分离各个频段，然后转发给对应的低速信道。在光通信领域，根据光波波长的不同进行多路复用的技术被称为 波分复用（WDM）。
• 空分复用的特点是：使用多天线技术，通过 波束成形技术将信号对准特定的发射源或接收站进行接收或发送。通过空分复用，多个发射源或者接受站可以同时使用同一个频率。在实际的通信工程里，空分复用通常和其它复用技术结合使用。
• 码分复用的特点是：采用 扩频通信技术（传输信息所用信号的带宽远大于信息本身的带宽），各个低速信道可以在同一个地方同时使用相同的频率进行通信，不同的低速信道通过采用不同的地址码复用整个频段。

### 加法器

两个二进制数之间的算术运算无论是加、减、乘、除，目前在数字计算机中都是化做若干步加法运算进行的，因此，加法器是构成算术运算器的基本单元

补充

半加运算：如果不考虑有来自低位的进位将两个1位二进制数相加，称为半加
全加运算：在将两个多位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应位的加数和来自低位的进位3个数相加，这种运算称为全加

### 数值比较器

在一些数字电路（数字系统，例如数字计算机）当中，经常要求比较两个数值的大小，完成这一功能的各种逻辑电路统称为数值比较器。分为1位数值比较器、多位数值比较器

# 半导体存储电路

## 概述

在复杂的数字电路中，不仅需要对各种数字信号进行算术运算和逻辑运算，而且还需要在运算过程中不断地将运算数据和运算结果保存起来。因此，存储电路就成为计算机以及所有复杂数字系统不可缺少的组成部分。
存储单元：通常将只能存储一位数据的电路叫做存储单元。
寄存器：将用于存储一组数据的存储电路叫做寄存器。
存储器：将用于存储大量数据的存储电路叫做存储器。
后两者中包含了许多存储单元。

静态存储单元和动态存储单元

半导体存储电路中使用的存储单元可以分为静态存储单元和动态存储单元两大类。

静态存储单元
由门电路连接而成，其中包括各种电路结构形式的锁存器和触发器。只要不切断供电电源，静态存储单元的状态会一直保持下去。

动态存储单元
是利用电容的电荷存储效应来存储数据的，由于电容的充放电需要一定的时间，所以它的工作速度低于静态存储单元，而且电容上存储的电荷会随着时间的推移而逐渐泄露，必须定期进行"刷新"(即将原来的数据重新写入)，才能保证数据不会丢失。虽然如此，由于动态存储单元的电路结构十分简单，便于大规模集成，所以仍然被广泛用于大容量的存储期当中

在动态存储器中，目前几乎都采用只包含一个MOS电容和一只MOS管的单管存储单元。

## 应用

• 锁存器
• 触发器
• 寄存器
• 存储器
  • 随机存储器（静态SRAM、动态DRAM 是时序逻辑电路）
  • 只读存储器（ROM是组合逻辑电路）

### 锁存器

锁存器（英语：latch），或称闩锁，是数字电路中异步时序逻辑电路系统中用来储存资讯的一种电子电路。一个锁存器可以储存一比特的资讯，通常会有多个一起出现，有些会有特别的名称，像是 “4位锁存器”（可以储存四个比特）或“8位锁存器”（可以储存八个比特）等等

SR锁存器

SR锁存器(又有称为“RS锁存器”)是静态存储单元当中最基本、也是电路结构最简单的一种。其中“S”表示“设定”（Set），“R”表示“重设”（Reset）。这种锁存器是由一对相互交错的NAND逻辑门组成。储存的比特是在输出的地方用Q表示

门控D锁存器

门控D锁存器由SR锁存器扩展而成，增加了两个与门，一个非门和两个输入：数据(D)及门控(G，或写为时钟脉冲CP，Clock Pulse等)。S输入端被设置为D AND G，同时R输入端被设置为D AND G，当G为低电平（0）时，输出保持不变（换言之，Qnext等于Q）。当G为高电平（1）时，输出（Q）与D相同

### 触发器

功能

触发器与锁存器的不同在于，它除了置1、置0输入端以外，又增加了一个触发信号输入端。只有当触发信号到来时，触发器才能按照输入的置1、置0信号置成相应的状态，并保持下去。我们将这个触发信号成为时钟信号(CLOCK)，记作CLK。当系统中有多个触发器需要同时动作时，就可以用同一个时钟信号作为同步控制信号。

特点

触发器（英语：Flip-flop, FF），中国大陆译作“触发器”、台湾及香港译作“正反器”，是一种具有两种稳态的用于储存的组件，可记录二进制数字信号“1”和“0”。
触发器是一种双稳态多谐振荡器。该电路可以通过一个或多个施加在控制输入端的信号来改变自身的状态，并会有1个或2个输出。触发器的线路图由逻辑门组合而成，其结构均由SR锁存器派生而来（广义的触发器包括锁存器）。触发器可以处理输入、输出信号和时脉之间的相互影响。这里的触发器特指flip-flop，flip-flop一词主要是指具有两个状态相互翻转，例如编程语言中使用flip-flop buffer（翻译作双缓冲）。

触发器是构成时序逻辑电路以及各种复杂数字系统的基本逻辑单元。触发器和锁存器是在计算机、通讯和许多其他类型的系统中使用的数字电子系统的基本组成部分。

目前，触发器的电路结构形式已经有很多种。由于电路结构不同，各种触发器在逻辑功能(指稳态下触发器的次态和触发器的现态与输入之间的逻辑关系)和触发方式(指触发器在动态翻转过程中的动作特点)上也不一样。

• 触发信号的工作方式可以分为：电平触发、边沿触发、脉冲触发
• 按照逻辑功能的不同特点，通常将时钟控制的触发器分为SR触发器、JK触发器、T触发器和D触发器等几种类型

### 触发器与锁存器的比较

锁存器和触发器的对比：

1. 功能上：锁存器和触发器的根本区别在于，锁存器的置1和置0操作通过直接输入置1和置0信号即可完成，而触发器的置1和置0操作除了需要输入置1和置0信号以外，还必须有时钟信号到达时才能完成。因此锁存器的电路比较简单，功能也比较单一。
2. 应用上：由于锁存器不仅电路结构简单，而且所具备的功能可以满足存储器对存储单元的要求，所以在大容量的静态存储器中，都采用锁存器作为存储单元，而不采用电路结构相对复杂的触发器。然而，在寄存器当中，因为需要用时钟信号控制其中所有的存储单元同时动作，所以必须使用触发器。另外：在设计时序逻辑电路中的存储电路中，锁存器的逻辑功能已无法满足要求，所以也必须使用触发器

### 寄存器

寄存器通常是由一组触发器组成(也有锁存器组成的)，每个触发器的输入和输出都有引出端，可以直接和周围电路连接，快速地进行数据交换。由n个触发器组成的寄存器可以存储一组n位的二值数据。对寄存器中的触发器只要求它们具有置1、置0的功能即可，因而电平、脉冲、边沿触发的触发器，都可以组成寄存器。

用来存放数据的一些小型存储区域，用来暂时存放参与运算的数据和运算结果，它被广泛的用于各类数字系统和计算机中。其实寄存器就是一种常用的时序逻辑电路，但这种时序逻辑电路只包含存储电路。寄存器的存储电路是由锁存器或触发器构成的，因为一个锁存器或触发器能存储1位二进制数，所以由N个锁存器或触发器可以构成N位寄存器。 工程中的寄存器一般按计算机中字节的位数设计，所以一般有8位寄存器、16位寄存器等。

是 中央处理器内的其中组成部分。寄存器是有限存贮容量的高速存贮部件，它们可用来暂存指令、数据和地址。在中央处理器的控制部件中，包含的寄存器有指令寄存器（IR）和程序计数器。在中央处理器的算术及逻辑部件中，包含的寄存器有累加器
寄存器是存储器层次结构中的最顶端，也是系统操作数据的最快速途径

寄存器种类

• 数据寄存器
  用来存储整数数字。在某些简单（或旧）的CPU，特别的数据寄存器是累加器，作为数学计算之用。
• 地址寄存器
  持有存储器地址，以及用来访问存储器。在某些简单/旧的CPU里，特别的地址寄存器是索引寄存器（可能出现一个或多个）。
• 通用目的寄存器
  （GPRs）- 可以保存数据或地址两者，也就是说他们是结合 数据/地址 寄存器的功用。
• 浮点寄存器
  （FPRs）- 用来存储浮点数字。
• 常量寄存器
  用来持有只读的数值（例如0、1、圆周率等等）。由于“其中的值不可更改”这一特殊性质，这些寄存器未必会有实体的硬件电路相对应，例如将从零常数寄存器读的操作实现为接通目标寄存器的下拉电阻。
• 向量寄存器
  用来存储由向量处理器运行SIMD指令所得到的数据。
• 特殊目的寄存器
  存储CPU内部的数据，像是程序计数器（或称为指令指针），堆栈寄存器，以及状态寄存器（或称微处理器状态字组）。
  • 指令寄存器 - 存储现在正在被运行的指令
  • 变址寄存器 - 是在程序运行时用来更改操作数地址之用。
  • 在某些架构下，模式指示寄存器（也称为“机器指示寄存器”）存储和设置跟处理器自己有关的数据。由于他们的意图目的是附加到特定处理器的设计，因此他们并不被预期会成微处理器世代之间保留的标准。
  • 有关从随机存取存储器提取信息的寄存器与CPU（位于不同芯片的存储寄存器集合）
    • 存储器缓冲寄存器
    • 存储器数据寄存器
    • 存储器地址寄存器
    • 存储器类型范围寄存器

### 半导体存储器

存储器是一种能够存储大量二值信息(或称为数据)的器件。由于计算机以及其他一些数字系统的工作过程中，都需要对大量的数据进行存储，所以存储器也就成了计算机和这些数字系统不可缺少的组成部分。这里只介绍半导体集成电路制成的各种半导体存储器。
存储容量和存取速度是衡量存储器性能的两个最重要的指标。

因为半导体存储器的存储单元数目极其庞大而器件的引脚(电子元件的末端露出部分)数目有限，所以在电路结构上就不可能像寄存器那样把每个存储单元的输入和输出直接引出。为了解决这个矛盾，在存储器中给每个存储单元编了一个地址，只有被输入地址代码指定的那些存储单元才能与公共的输入/输出引脚接通，进行数据的读出或写入

存储器的种类虽然很多，但它们的基本结构形式都是由存储矩阵和读/写控制电路两部分组成的。首先，根据工作方式的不同，可以将存储器分为随机存储器(RAM)和只读存储器(ROM)两大类。

• RAM的工作特点是可以随时从其中快速地读出或写入数据。断电之后，数据随之消失。根据采用的存储单元不同又分为

  • 静态随机存储器(SRAM)，采用的静态存储单元
  • 动态随机存储器(DRAM)，采用的动态存储单元

• ROM的工作方式与随机存储器不同，在正常的读/写工作状态下，只能从其中读出所存储的数据。因此，只读存储器一般都用来存储一些 固定、预先写好的数据。电路结构简单，断电之后数据不会丢失 又分为

  • 掩模ROM
    掩模ROM中的数据在制作芯片是已经确定，无法更改
  • 可编程ROM(PROM)
    PROM中的数据可以由用户根据自己的需要写入，但已经写入以后就不能再修改了
  • 可擦除的可编程ROM(EPROM)
    EPROM中的数据则不但可以由用户自己写入，而且还能擦除重写，具有更大的使用灵活性。初期是紫外线照射的方法擦除，后来被电信号擦除的方法替代，后者又被称为(E^{2PROM)，目前在U盘和各种便携式移动设备中广泛使用的“闪存”就是一种E}2PROM。虽然EPROM中的数据可以擦除改写，但由于擦除改写的速度相对读出的数度慢得多，所以通常仍然将它用作只读存储器

• 根据使用的半导体器件类型，又可分为双极性和MOS型。鉴于MOS电路(尤其是CMOS电路)具有功耗低、集成度高的优点，所以目前大容量的存储器都是采用MOS制作的

1. ROM是组合逻辑电路，RAM是时序逻辑电路。组合逻辑是这一刻的输出仅决定于这一刻的输入，与以前的状态无关。ROM虽然是记忆原件，但从它控制原理来讲，在输入一组控制信号时，仅仅是把存储的内容取出来，与这组控制信号以前的输入状态没有关系，每输入一组控制信号，就对应一组输出信号。所以ROM是组合逻辑电路

2. 在只读存储器中，由于每个存储单元所存储的数据都是固定的1或0，所以每个存储单元被选中时，只需给出固定的高电平(要求存入1时)或低电平(要求存入0时)就行了。为此，只要根据要求存储的数据，决定在相应存储单元的位置上是否接入一个二极管或三极管，就可以得到想要存储的数据了。这就使得存储矩阵的电路大为简化，从而更有利于大规模集成。

3. 由于只读存储器不仅可以用于存储数据，而且还可以通过写入相应的数据产生所需要的逻辑函数，所以有些地方也把只读存储器视为一种可编程逻辑器件，在PLD的相关内容中讲解

### 存储器与寄存器的比较

寄存器的电路结构比较简单，它实际上就是一组具有公共时钟信号输入端的触发器。由于每个触发器的输入端和输出端都被直接引出，所以便于和其他电路直接相连，快速进行数据交换。因此，在计算机和其他一些高速的数据处理系统中，经常会用到寄存器。
存储器的电路结构形式不同于寄存器。由于存储器中存储单元的数量非常大，而集成电路引出端的数目是很有限的，不可能将每个存储单元的输入端和输出端都引出，所以采用了寻址读/写的工作方式：只有被选中地址中的一个(或一组)存储单元才能与输入、输出电路接通，进行读/写操作，而输入、输出电路是公用的。

# 时序逻辑电路

## 概述

特点：任一时刻的稳态输出，不仅取决于当前的输入，还与前一时刻输入形成的状态有关。因此，任何时刻下时序电路的状态和输出均可以表示为输入变量和电路原来状态(亦称状态变量)的逻辑函数。由于时序电路工作时始终是在有限个状态间按一定规律转换的，所以也将时序电路称为状态机(SM)或算法状态机(ASM).

结构：由最基本的逻辑门电路加上反馈逻辑回路（输出到输入）或器件组合而成的电路，与组合电路最本质的区别在于时序电路具有记忆功能。即时序电路 = 组合电路 + 存储电路：触发器、寄存器、计数器等。

从时序逻辑电路中，可以建出两种形式的有限状态机：

• 摩尔型有限状态机：输出只跟内部的状态有关。（因为内部的状态只会在时脉触发边缘的时候改变，输出的值只会在时脉边缘有改变）
• 米利型有限状态机：输出不只跟目前内部状态有关，也跟现在的输入有关系。

## 分析和设计

描述时序电路功能的方法有返程组(由状态方程、驱动方程和输出方程组成)、逻辑图、状态转换真值表、状态转换图和时序图。
时序逻辑电路分析的关键是求出状态方程和状态转换真值表，由状态转换真值表可分析出时序逻辑电路的功能，同时可画出状态转换图和时序图。
同步时序逻辑电路的设计首先应根据设计要求列出最简状态表，用卡诺图求出状态方程和驱动方程，并由此画出电路的逻辑图

## 应用

• 按功能/用途分为
  被用来建构某些形式的电脑的内存，延迟跟储存单元，以及有限状态自动机。由于具体的时序电路千变万化，所以它们的种类不胜枚举。下面只是介绍几种
  • 寄存器(以移位寄存器为例)
  • 计数器
  • 顺序脉冲发生器(节拍发生器)
  • 顺序脉冲检测器
  • 序列信号发生器
  • 码组变换器
• 按各触发器的动作特性分为：
  • 同步时序电路：电路中所有触发器的状态变化同步进行，即：所有CP端联在一起，由CP信号同一有效沿触发。
  • 异步时序电路：
    • 电路中根本没有CP同步信号。
    • 各触发器不是用同一CP脉冲的同一有效沿触发的。

### 移位寄存器

寄存器就是一种常用的时序逻辑电路，但这种时序逻辑电路只包含存储电路
移位寄存器：具有移位功能的寄存器称为移位寄存器。所谓移位功能是指寄存器里存储的代码能在移位脉冲的作用下一次左移或右移。因此，移位寄存器不但可以用来寄存代码，还可以用来实现数据的串行-并行转换、数值的运算以及数据处理

### 计数器

在数字系统中使用的最多的时序电路要算是计数器了。计数器不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。
计数器的种类非常繁多，常见分类：

### 顺序脉冲发生器(节拍发生器)

在一些数字系统中，有时需要系统按照事先规定的顺序进行一些列的操作。这就要求系统的控制部分能给出一组在时间上有一定先后顺序的脉冲信号，再用这组脉冲形成所需要的各种控制信号。顺序脉冲发生器就是用来产生这样一组顺序脉冲的电路
采用触发器、移位寄存器、计数器与译码器、脉冲分配器、接口电路与译码器等均能实现时序脉冲发生器，并且具有广泛的实用性及通用性

### 序列信号发生器

在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字信号。通常将这种串行数字信号称为序列信号。产生序列信号的电路称为序列信号发生器。
序列信号发生器的构成方法有多种。一种比较简单、直观是用计数器和数据选择器组成。另一种常见方法是采用带反馈逻辑电路的移位寄存器。

### 同步时序逻辑电路

同步时序电路中所有存储元件都在时钟脉冲CP的统一控制下，用触发器作为存储元件。几乎现在所有的时序逻辑都是“同步逻辑”：有一个“时钟”信号，所有的内部内存（'内部状态'）只会在时钟的边沿时候改变。在时序逻辑中最基本的储存元件是触发器。

同步逻辑最主要的优点是它很简单。每一个电路里的运算必须要在时钟的两个脉冲之间固定的间隔内完成，称为一个 '时钟周期'。只有在这个条件满足下（不考虑其他的某些细节），电路才能保证是可靠的。

同步逻辑也有两个主要的缺点：

• 时钟信号必须要分布到电路上的每一个触发器。而时钟通常都是高频率的信号，这会导致功率的消耗，也就是产生热量。即使每个触发器没有做任何的事情，也会消耗少量的能量，因此会导致废热产生。
• 最大的可能时钟频率是由电路中最慢的逻辑路径决定，也就是关键路径。意思就是说每个逻辑的运算，从最简单的到最复杂的，都要在每一个时脉的周期中完成。一种用来消除这种限制的方法，是将复杂的运算分开成为数个简单的运算，这种技术称为“流水线”。这种技术在微处理器中非常的显著，用来帮处提升现今处理器的时钟频率。

### 异步时序逻辑电路

异步时序逻辑是循序逻辑的普遍本质，但是由于它的弹性关系，他也是设计上困难度最高的。最基本的储存元件是锁存器。锁存器可以在任何时间改变它的状态，依照其他的锁存器信号的变动，他们新的状态就会被产生出来。
异步电路的复杂度随着逻辑门的增加，而复杂性也快速的增加，因此他们大部分仅仅使用在小的应用。然而，电脑辅助设计工具渐渐的可以简化这些工作，允许更复杂的设计.