SDRAM（同步动态随机性存储器）
刷新：一次次按行刷新，刷新完所有行后，将再对第一行重新进行刷新操作，这个对同一行刷新操作的时间间隔，称为SDRAM的刷新周期，通常为64ms。
在自我刷新期间除了CKE之外的所有外部信号都是无效的，只有重新使CKE有效才能退出自我刷新模式并进入正常操作状态。（用于低功耗）
操作流程：
给SDRAM上电，并提供稳定的时钟，至少100us；
发送“空操作”（NOP）命令；
发送“预充电”（PRECHARGE）命令，控制所有Bank进行预充电，并等待tRP时间，tRP表示预充电与其他命令之间的延迟；
发送至少两个“自动刷新”（AUTO REFRESH）命令，每个命令后需等待tRFC时间，tRFC表示自动刷新时间；
发送“加载模式寄存器”（LOAD MODE REGISTER）命令配置SDRAM的工作参数，并等待tMRD时间，tMRD表示加载寄存器组命令与行有行货刷新命令之间的延迟；
初始化流程完毕，可以开始读写数据。
FSMC可变静态存储控制器
FMC可变存储器控制器，可驱动SDRAM
配置
LTDC
LCD （Liquid Crystal Display 的简称）液晶显示器。
LCD 的构造是在两片平行的玻璃基板当中放置液晶盒，下基板玻璃上设置TFT（薄膜晶体管），上基板玻璃上设置彩色滤光片，通过TFT上的信号与电压改变来控制液晶分子的转动方向，从而达到控制每个像素点偏振光射出而达到显示目的。
•RGB信号线
RGB信号线各有8根，分别用于表示液晶屏一个像素点的红、绿、蓝颜色分量
•同步时钟信号CLK
液晶屏与外部使用同步通讯方式，以CLK信号作为同步时钟，在同步时钟的驱动下，每个时钟传输一个像素点数据。
•水平同步信号HSYNC
水平同步信号HSYNC(Horizontal
Sync)用于表示液晶屏一行像素数据的传输结束，每传输完成液晶屏的一行像素数据时，HSYNC会发生电平跳变，如分辨率为800x480的显示屏(800列，480行)，传输一帧的图像HSYNC的电平会跳变480次。
•垂直同步信号VSYNC
垂直同步信号VSYNC(Vertical
Sync)用于表示液晶屏一帧像素数据的传输结束，每传输完成一帧像素数据时，VSYNC会发生电平跳变。其中“帧”是图像的单位，一幅图像称为一帧，在液晶屏中，一帧指一个完整屏液晶像素点。人们常常用“帧/秒”来表示液晶屏的刷新特性，即液晶屏每秒可以显示多少帧图像，如液晶屏以60帧/秒的速率运行时，VSYNC每秒钟电平会跳变60次。
•数据使能信号DE
数据使能信号DE(Data
Enable)用于表示数据的有效性，当DE信号线为高电平时，RGB信号线表示的数据有效。
液晶屏显示的图像可看作一个矩形，液晶屏有一个显示指针，它指向将要显示的像素。显示指针的扫描方向方向从左到右、从上到下，一个像素点一个像素点地描绘图形。这些像素点的数据通过RGB数据线传输至液晶屏，它们在同步时钟CLK的驱动下一个一个地传输到液晶屏中，交给显示指针，传输完成一行时，水平同步信号HSYNC电平跳变一次，而传输完一帧时VSYNC电平跳变一次。
显存
液晶屏中的每个像素点都是数据，在实际应用中需要把每个像素点的数据缓存起来，再传输给液晶屏，这种存储显示数据的存储器被称为显存。显存一般至少要能存储液晶屏的一帧显示数据，如分辨率为800x480的液晶屏，使用RGB888格式显示，它的一帧显示数据大小为：3x800x480=1152000字节；若使用RGB565格式显示，一帧显示数据大小为：2x800x480=768000字节。
LTDC的控制信号线与液晶显示面板的数据线一一对应，包含有HSYNC、VSYNC、DE、CLK及RGB数据线各8根。设计硬件时把液晶面板与STM32对应的这些引脚连接起来即可，查阅《STM32F4xx规格书》可知LTDC信号线对应的引脚：
LTDC外设使用3种时钟信号，包括AHB时钟、APB2时钟及像素时钟LCD_CLK。
