《芯片制造：半导体工艺与设备》

摩尔定律

摩尔定律通常的表达方式有两种：①集成电路上集成的元器件数量每隔18个月翻一番；②微处理器的性能每隔18个月提高一倍，而价格下降一半。

摩尔定律持续生效在很大程度上应归功于半导体加工工艺微细化方面的不断进步。半导体工艺的微细化大约是加工尺寸每3年缩小60%～70%，如果加工尺寸缩小60%，芯片面积就能缩小近1/3，从而得以实现摩尔定律表达的集成度几乎每18个月翻一番的规律。纵观半导体工艺微细化的发展速度，从0.1μm开始变得缓慢，到30nm后的发展速度更进一步放慢

正是因为集成电路上的晶体管数量成倍增长，使芯片能够承载越来越复杂的电路系统。电子产品不仅变得越来越小，而且实现性能提升、节约能源、价格更便宜，从而推动了信息技术革命，催生了笔记本电脑、智能电话、可穿戴设备等。

摩尔定律的终结或超摩尔时代：

2015年最小线宽已经达到7nm，进入介观物理学的范畴。如果继续单纯地缩小沟道宽度，将受到以下三个方面的制约：（1）物理制约；（2）功耗制约；（3）经济制约（在进入20nm技术节点后，每百万门的成本将不再按摩尔定律下降，反而有所上升）。今后在更高速度、更低功耗和更低成本这三者中，如果以成本作为主要指标，则性能与功耗很难再有较大的改善；反之，芯片厂商和用户若以性能和功耗为主要诉求，则必须付出相应的代价，而不再享受摩尔定律带来的成本降低的“福利”

集成电路对生态体系依赖度增大，需要软硬件协同发展。例如，CPU的竞争绝不仅是CPU芯片本身的竞争，而更多体现在生态系统的竞争上。如Intel的CPU与Microsoft的操作系统构建了稳固的Wintel产业发展环境，ARM公司也与Google公司在移动终端领域构建了ARM-Android体系。

集成电路产业的发展

利用半导体技术生产的主要产品是集成电路（占半导体市场总额的82%～87%）和半导体分立器件

直接面对市场的企业主要有Fabless（无生产线设计企业）、IDM（Integrated Device Manufacturer，集成器件制造商，自主设计、制造、封装测试和销售产品的厂商）和知识产权（Intellectual Property，IP）电路模块厂商

IP是一种经过工艺验证的、可嵌入芯片中的、设计成熟的模块，分为软核（Soft Core）、固核（Firm Core）和硬核（Hard Core）三类。

1982年，赛灵思开创了“无工艺生产线”的企业模式，被业界称为“Fabless”。1987年集成电路行业开创了专注集成电路制造服务的新的生产模式（又称“晶圆代工”，英文为Foundry），即公司没有自己的产品，仅提供圆片代工服务。这时集成电路产业的专业分工和合作体系形成。

》》由过去传统的IDM模式向IC设计、制造、封测相对分立的模式转化，Foundry仅提供制造服务，不提供芯片产品。全球Foundry分为两种形式：一是纯代工厂的模式；二是部分IDM厂商兼做代工的模式。Foundry的服务对象主要是设计公司。

制造芯片的公司分为芯片供应商和受控芯片生产商两类。芯片供应商制造的芯片是为了在公开的市场上销售，像为客户生产存储器芯片的芯片制造商。受控芯片生产商制造芯片是为了用在公司自己的产品上。

无制造工厂公司和代工厂增加的一个主要原因是建设并维护一个硅片制造厂的高额成本。目前，一个高性能硅片制造厂的费用为20亿～50亿美元，总费用中的约75%是用于设备

集成电路制造工艺

总览：

集成电路制造工艺一般分为前段和后段。前段工艺一般是指晶体管等器件的制造过程，主要包括隔离、栅结构、源漏、接触孔等形成工艺。后段工艺主要是指形成能将电信号传输到芯片各个器件的互连线，主要包括互连线间介质沉积、金属线条形成、引出焊盘形成等工艺。通常，前段工艺与后段工艺之间以接触孔制备工艺为分界线。接触孔是为连接首层金属互连线和衬底器件而在硅片垂直方向刻蚀形成的孔，其中填充钨等金属，其作用是引出器件电极到金属互连层；通孔是相邻两层金属互连线之间的连接通路，位于两层金属中间的介质层中，一般用铜等金属来填充。

集成电路生产线一般包括生产工艺需求的洁净室和生产辅助厂房等各类建筑，以及晶圆片工艺和封装测试工艺所必需的设备，包含超纯水、电力、纯化气体、化学品等相关供应的中央供应系统，以及废水、废气等相关有害物质的处理系统等组成的生产集成电路产品所需要的整体智能制造环境。

集成电路产品主要分为数字电路和模拟电路两大类。由于产品的品种和技术要求不同，因此需要不同的生产工艺。从线宽来区分，从较早的5μm到最新的7nm以下工艺；从加工衬底直径来区分，主要有150mm、200mm、300mm以及未来的450mm。工程投资金额存在数千万美元至数十亿美元的差异，洁净室面积也从数百平方米到数万平方米不等，因此选择适合的工艺技术及配套设备是工厂设计的基础

芯片也称为管芯（单数和复数芯片或集成电路），而硅晶圆片通常被称为衬底。硅片的直径多年来一直在增大，从最初的不到1in到现在常用的12in（约300mm），且正在进行向14in或15in的转变。如果在一片硅片上有更多的芯片，制造集成电路的成本会大幅度降低，这得益于经济规模（通过同样的努力，生产更多的芯片）。但是随着硅片集成度的提高，允许沾污的水平要显著降低

芯片的制造一般分为5个阶段：原料制作、硅片制造、硅片的测试/拣选、装配与封装、终测。

晶圆制备与加工

1、为什么使用硅材料

硅中价层电子的数目使它正好位于优质导体（1个价电子）和绝缘体（8个价电子）的中间。自然界中找不到纯硅，必须通过提炼和提纯使硅成为半导体制造中需要的纯硅。它通常存在于硅土（氧化硅或SiO2）和其他硅酸盐中。硅土呈砂粒状，是玻璃的主要成分。

硅被选为主要的半导体材料主要有以下4个理由：

1）硅材料的丰裕度。

2）硅材料更高的熔点允许更宽的工艺容限。

3）硅材料更宽的工作湿度范围。

4）氧化硅（SiO2）的自然生长。

2、晶圆制备

半导体晶圆是从大块半导体材料上切割而来的。这种半导体材料称为晶棒，是从大块的具有多晶结构和未掺杂本征材料上生长得来的。把多晶块转变成一个大单晶，并给予正确的晶向和适量的N型或P型掺杂，称为晶体生长。现在生产用于硅片制备的单晶硅锭的最普遍的技术是直拉法（目前85%以上的单晶硅是采用直拉法生长出来的）和区熔法（所生产的单晶硅锭的含氧量非常少，能生产出目前为止最纯的单晶硅；缺点是工艺成本较高，制备的单晶直径较小，目前能制备的单晶直径最大为200mm）。

3、切片：同时由于硅片直径的增大，内圆切制后的硅片厚度变化、弯曲度变化、翘曲度变化、硅片表面损伤层均较大，这都增大了硅片后续加工的难度和成本。

4、硅片退火：退火炉是指在氢气或氩气环境下，将炉内温度升到1000～1200℃，通过保温、降温，将抛光硅片表面附近的氧从其表面挥发脱除，使氧沉淀分层，溶解掉硅片表面的微缺陷，减少硅片表面附近的杂质数量，减少缺陷，在硅片表层形成相对洁净区域的工艺设备

5、倒角：倒角加工就是磨去晶圆周围锋利的棱角，其目的有以下3个：防止晶圆边缘破裂、防止热应力造成的损伤、增加外延层以及光刻胶在晶圆边缘的平坦度

6、研磨：指通过机械研磨的方法，去除硅片表面因切割工艺所造成的锯痕，减小硅片表面损伤层深度，有效改善硅片的平坦度与表面粗糙度的加工工艺。

7、抛光：指利用化学和机械作用的方式对硅片表面进行加工的工艺，以去除硅片表面残留的微缺陷和损伤层，并获得具有极佳几何精度和极低表面粗糙度的“镜面”硅片的过程，所得到的硅片称为硅抛光片。

8、清洗与包装：硅片清洗就是去除硅片表面的各种沾污，以获得理想的洁净表面的过程；为了确保硅片表面质量，防止再次沾污，便于保管和运输，需要对清洗好的硅片进行包装。硅抛光片的包装操作通常在10级或1级洁净室环境中进行

加热工艺与设备

加热工艺也称为热制程，指的是在高温操作的制造程序，其温度通常比铝的熔点高。加热工艺通常在高温炉中进行，包含半导体制造中氧化、杂质扩散和晶体缺陷修复的退火等主要工艺。

1、氧化是将硅片放置于氧气或水汽等氧化剂的氛围中进行高温热处理，在硅片表面发生化学反应形成氧化膜的过程。

硅暴露在空气中会与空气中的氧发生自然反应生成氧化硅薄膜，其氧化速率约为1.5nm/h，最大厚度约为4nm。自然氧化层的厚度很难精确控制，而且质量较差，在制造过程中需要尽量避免和去除；而在氧气浓度更高的环境中进行高温加热，可以更快地得到更厚、质量更好的SiO2膜

氧化硅薄膜形成的方法有热氧化和沉积两种。氧化工艺是指用热氧化方法在硅片表面形成SiO2的过程。热氧化形成的SiO2薄膜，因其具有优越的电绝缘特性和工艺的可行性，在集成电路制造工艺中被广泛采用，其最重要的应用有以下几个方面：1）保护器件免划伤和隔离沾污。2）限制带电载流子场区隔离（表面钝化）。3）栅氧或储存器单元结构中的介质材料。4）掺杂中的注入掩蔽。5）金属导电层间的介质层。

氧化氢在氧化硅中的扩散速率比氧快得多，所以湿氧氧化速率比干氧氧化速率约高出一个数量级。

2、杂质扩散是指在高温条件下，利用热扩散原理将杂质元素按工艺要求掺入硅衬底中，使其具有特定的浓度分布，从而改变硅材料的电学特性。

扩散可以发生在两种或两种以上物质之间，由不同区域之间的浓度和温度差异驱动物质分布至均匀的平衡状态。

半导体掺杂主要通过扩散或离子注入两种方法进行，扩散掺杂成本较低，但是无法精确控制掺杂物质的浓度和深度；而离子注入成本相对较高，但是可以精确控制掺杂物的浓度分布。在硅中扩散掺入三价元素硼，就形成了P型半导体；掺入五价元素磷或砷，就形成了N型半导体。具有较多空穴的P型半导体与具有较多电子的N型半导体相接触，就构成了PN结构。

除某些特殊的用途（如长时间扩散形成均匀分布的耐高压区域）以外，扩散工艺已逐渐被离子注入所取代。但是在10nm以下技术代，由于三维鳍式场效应管（FinFET）器件中Fin的尺寸非常小，离子注入会损伤其微小结构，而采用固态源扩散工艺则有可能解决这个问题。

》》在晶圆片直径小于150mm的集成电路制造领域，我国的扩散设备基本能实现自给自足，而应用于300mm集成电路制造的立式扩散/氧化炉设备仍主要依赖进口。

3、退火是指加热离子注入后的硅片，修复离子注入所产生的晶格缺陷的过程。

利用快速热处理（Rapid Thermal Processing，RTP）设备对离子注入后的晶圆片进行快速热退火，是一种在非常短的时间内将整个晶圆片加热至某一温度（一般为400～1300℃）的热处理方法。相对于炉管加热式退火，它具有热预算少、掺杂区域中杂质运动范围小、污染小和加工时间短等优点。

退火时间越长，温度越高，杂质的激活率越高，但是过高的热预算将导致杂质过度扩散，使得工艺不可控，最终引发器件和电路性能的退化。因此，随着制造工艺的发展，传统的长时间炉管退火已逐渐被快速热退火（Rapid Thermal Annea-ling，RTA）取代。

RTP设备在快速热退火（RTA）中的应用最为普遍。因RTP设备具有快速升/降温、持续时间短的特点，使得离子注入后的退火工艺能够在晶格缺陷修复、激活杂质和抑制杂质扩散这三者之间实现参数的最优化选择。除了大量应用于RTA工艺以外，RTP设备也开始应用于快速热氧化、快速热氮化、快速热扩散、快速化学气相沉积，以及金属硅化物生成、外延工艺。

光刻工艺与设备

在集成电路制造工艺中，光刻是决定集成电路集成度的核心工序，该工序的作用是将电路图形信息从掩模版（也称掩膜版）上保真传输、转印到半导体材料衬底上。光刻工艺的基本原理是利用涂敷在衬底表面的光刻胶的光化学反应作用，记录掩模版上的电路图形，从而实现将集成电路图形从设计转印到衬底的目的。

首先，使用涂胶机在衬底表面涂敷光刻胶；然后，使用光刻机对涂有光刻胶的衬底进行曝光，利用光化学反应作用的机制，记录光刻机传输的掩模版图形信息，完成掩模版图形到衬底的保真传输、转印和复制；最后，使用显影机对曝光衬底进行显影，去除（或保留）受到曝光后发生光化学反应的光刻胶。

光刻工艺中最关键的材料是作为感光材料的光刻胶，由于光刻胶的敏感性依赖于光源波长，所以g/i线、248nm的KrF、193nm的ArF等光刻工艺需要采用不同的光刻胶材料。光刻胶按极性可分为正光刻胶（简称正胶）和负光刻胶（简称负胶）两种，其性能差别在于：负光刻胶曝光区域在曝光显影后变硬而留在晶圆片表面，未曝光部分被显影剂溶解；正光刻胶经过曝光后，曝光区域的胶连状聚合物会因为光溶解作用而断裂变软，最后被显影剂溶解，而未曝光的部分则保留在晶圆片表面。

典型光刻工艺的主要过程包括5个步骤：底膜准备→涂光刻胶和软烘→对准、曝光和曝光后烘→显影坚膜（用显影液溶解曝光后的光刻胶可溶解部分（正光刻胶），将掩模版图形用光刻胶图形准确地显现出来）→显影检测（检查显影后光刻胶图形的缺陷）

光掩模，即光刻掩模版，又称为光罩，是集成电路晶圆片制造光刻工艺中使用的母版。匀胶铬版的制作工艺相对复杂、技术难度大、成本高，但它具有分辨率高、缺陷低、耐磨、易清洁处理、使用寿命长的优势，适用于制作高精度、超微细图形，现已逐渐替代接触式乳胶干版掩模，成为集成电路掩模的关键材料。

光刻胶配套试剂是指在集成电路制造中与光刻胶配套使用的试剂，主要包括增黏剂、稀释剂、去边剂、显影液和剥离液

对准和曝光所用的设备为光刻机，它是整个集成电路制造工艺中单台价格最高的工艺设备。光刻机的技术水平代表了整条生产线的先进程度

光刻技术经历了接触/接近式光刻、光学投影光刻、步进重复光刻、扫描光刻【步进扫描投影光刻机的主要生产厂商包括ASML（荷兰）、Nikon（日本）、Canon（日本）和SMEE（中国）】、浸没式光刻、EUV光刻的发展历程。相对于浸没式光刻机，采用极紫外光源的EUV光刻机的单次曝光分辨率得到大幅的提高，可有效地避免因多次光刻刻蚀形成高分辨率图形所需的复杂工艺。

目前，一台商用的用于集成电路规模生产的EUV光刻机市场售价超过1亿美元，是集成电路生产线上最为昂贵、最为复杂的设备。目前，世界上能够提供商用EUV光刻机的企业只有荷兰ASML一家。

评价光刻机技术等级和经济性的主要指标有3个，即分辨率、套刻精度和产出率。1）分辨率：是指光刻机能够将掩模版上的电路图形在衬底面光刻胶上转印的最小极限特征尺寸（Critical Dimension，CD）。2）套刻精度：是指以上一层图形的位置（或特定的参考位置）为参考，本层图形预定的期望位置与实际转印位置之间的偏差。3）产出率：光刻机的产出率决定了光刻机的经济性能。产出率的单位为光刻机每小时（或每天）处理的衬底的片数，通常以wph或wpd来表示

晶圆片匀胶显影设备是指光刻工艺过程中与光刻机配套使用的匀胶、显影及烘烤设备。在早期的集成电路工艺和较低端的半导体工艺中，此类设备往往单独使用。随着集成电路制造工艺自动化程度的不断提高，在200mm及以上的大型生产线上，此类设备一般都与光刻设备联机作业，组成配套的晶圆片处理与光刻生产线，与光刻机配合完成精细的光刻工艺流程。

晶圆片匀胶显影设备的国外生产厂商主要有日本的东京电子有限公司（TEL）和DNS公司，以及德国的苏斯公司等

显影后的烘烤在独立的烘烤单元进行，烘烤单元与匀胶系统所用的烘烤单元基本相同，其温度范围一般为90～180℃，烘烤时间一般为1～2min。烘烤的主要作用是去除光刻胶中剩余的溶剂，同时增加光刻胶与晶圆片之间的黏附力。烘烤的目的是通过烘烤设备提供的高温促使光刻胶中的溶剂蒸发，使光刻胶黏结力达到最大化，以便光刻胶均匀、牢固地附着于晶圆片表面。

刻蚀工艺及设备

刻蚀设备是一种集合了等离子体、材料、真空、精密加工、控制软件等多领域最先进技术的高科技产品，也是各种芯片生产设备中最为复杂、难度最大且使用比例最高的设备之一。一台先进的带有4个反应腔的300mm晶圆片刻蚀系统，其售价可高达500万美元以上

目前，美国和日本在刻蚀设备制造领域处于领先地位，主要的生产商包括美国的迈林半导体（Lam Research）和应用材料（Applied Materials）以及日本的东京电子有限公司（TEL）和日立（Hitachi）。近10多年，中国的设备生产商在此领域进步显著，中微半导体设备有限公司自主开发的介质刻蚀设备已经被国内外芯片制造大厂引入先进生产线中进行大规模生产，用于硅通孔刻蚀的设备也进入国内外多个封装厂实现量产。北方华创微电子装备有限公司的硅刻蚀机已进入中芯国际等多条生产线的先进工艺中进行大规模生产。

早期普遍采用的是湿法刻蚀，但由于其在线宽控制及刻蚀方向性等多方面的局限，3μm之后的工艺大多采用干法刻蚀（也称为等离子体刻蚀），湿法刻蚀仅用于某些特殊材料层的去除和残留物的清洗。

等离子体刻蚀主要采用两种放电模式，即电容耦合放电（CCP）和电感耦合放电（ICP）。干法刻蚀工艺流程为：将刻蚀气体注入真空反应腔，待反应腔内压力稳定后，利用射频辉光放电产生等离子体；受高速电子撞击后分解产生自由基，扩散到衬底表面并被吸附。在离子轰击作用下，被吸附的自由基与衬底表面的原子或分子发生反应，从而形成气态副产物，该副产物从反应室中被排出。干法清洗主要是指等离子体清洗。利用等离子体中的离子轰击被清洗表面，加上激活状态的原子、分子与被清洗表面相互作用，从而实现去除和灰化光刻胶。产业中干法清洗气源大多采用氟基气体，如NF3等，在微波等离子体中有99%以上的NF3被分解。干法清洗工艺中几乎没有离子轰击效应，故有利于保护硅片免受损伤并延长反应腔体寿命。

1）CCP刻蚀设备是各类等离子体刻蚀设备中应用最广泛的两类设备之一，主要用于电介质材料的刻蚀工艺，如逻辑芯片工艺前段的栅侧墙和硬掩模刻蚀，中段的接触孔刻蚀，后段的镶嵌式和铝垫刻蚀等，以及在3D闪存芯片工艺（以氮化硅/氧化硅结构为例）中的深槽、深孔和连线接触孔的刻蚀等。

CCP刻蚀设备所面临的挑战和改进方向主要有两个方面，一是在极高离子能量的应用方面，对高深宽比结构的刻蚀能力（如3D闪存的孔槽刻蚀要求高于50:1），目前采用的加大偏压功率以提高离子能量的方法已经使用高达万瓦的射频电源，针对其产生的大量热量，反应腔的冷却和温控技术需要不断改进；二是需要在新型刻蚀气体的开发上有所突破，从根本上解决刻蚀能力的问题。

2）电感耦合等离子体（ICP）刻蚀设备的等离子体源设计主要分为两种，一种是由美国泛林公司开发生产的变压器耦合型等离子体（Transformer Coupled Plasma，TCP）技术，主要优势是结构易于放大，比如从200mm晶圆片放大到300mm晶圆片，TCP可以通过简单地将线圈的尺寸增大而保持同样的刻蚀效果。另一种等离子体源设计是由美国应用材料公司开发生产的去耦合型等离子体源（Decoupled Plasma Source，DPS）技术，产生等离子体的原理与前述TCP技术类似但气体的解离效率比较高，有利于获取较高的等离子体浓度

离子注入工艺及设备

离子注入工艺是集成电路制造的主要工艺之一，它是指将离子束加速到一定定能量（一般在keV至MeV量级）范围内，然后注入固体材料表层内，以改变材料表层物理性质的工艺。在集成电路制造工艺中，离子注入通常应用于深埋层、倒掺杂阱、阈值电压调节、源漏扩展注入、源漏注入、多晶硅栅掺杂、形成PN结和电阻/电容等

离子注入掺杂和传统的扩散掺杂主要有以下的不同：

1）掺杂区域杂质浓度的分布不同。离子注入的杂质浓度峰值位于晶体内部，而扩散的杂质浓度峰值位于晶体表面。

2）离子注入是常温甚至低温下进行的工艺，制成时间短，扩散掺杂需要较长时间的高温处理。

3）离子注入能够更灵活、更精确地选择注入的元素。

4）由于杂质会受到热扩散的影响，离子注入在晶体里形成的波形较扩散在晶体里形成的波形好。

5）离子注入通常只采用光刻胶作为掩膜材料，但扩散掺杂需要生长或淀积一定厚度的薄膜作为掩膜。

6）离子注入在现今集成电路的制造中已经基本取代了扩散而成为最主要的掺杂工艺。

离子注入是通过离子注入机来完成的，其最重要的工艺参数是剂量和能量：剂量决定了最终的浓度，而能量决定了离子的射程（即深度）。

离子注入机对束流的均匀性有很高的要求。大束流、强束流的传输/控制及注入的均匀性是大束流离子注入机的主要技术难点。目前，8寸晶圆厂大多使用的是美国应用材料公司Quantum系列的大束流注入机和亚舍力（Axcelis）公司GSD系列的大束流和高能注入机，这些设备都采用的是机械扫描的方式，前者是左右移动扫描，后者是上下移动扫描。

离子注入后，一般要经过高温退火过程，用以修复离子注入导致的晶格损伤，同时激活杂质离子。在传统集成电路工艺中，虽然退火温度对掺杂有很大的影响，但离子注入工艺本身的温度并不重要。在14nm以下技术节点，某些离子注入工艺需在低温或高温的环境下进行，这样可以改变晶格损伤等的影响。

硅片的退火有两种基本方法：①高温炉退火；②快速热退火（RTA）

薄膜生长工艺及设备

根据工作原理的不同，集成电路薄膜沉积可分为物理气相沉积（Physical Vapor Deposition，PVD）、化学气相沉积（Chemical Vapor Deposition，CVD）和外延三大类。

1、物理气相沉积（PVD）工艺是指采用物理方法，如真空蒸发、溅射镀膜、离子体镀膜和分子束外延等，在晶圆片表面形成薄膜。在超大规模集成电路产业中，使用最广泛的PVD技术是溅射镀膜，主要应用于集成电路的电极和金属互连。评价PVD和溅射工艺的主要参数有尘埃数量，以及形成薄膜的电阻值、均匀性、反射率厚度和应力等

2、化学气相沉积（CVD）是指不同分压的多种气相状态反应物在一定温度和气压下发生化学反应，生成的固态物质沉积在衬底材料表面，从而获得所需薄膜的工艺技术。CVD广泛用于绝缘介质薄膜（如SiO2、Si3N4和SiON等）及金属薄膜（如钨等）的生长

在微米技术代，化学气相沉积均采取多片式的常压化学气相沉积设备（Atmospheric PressureCVD，APCVD），其结构比较简单，腔室工作压力约为1atm，晶圆片的传输和工艺是连续的。到了亚微米技术代，低压化学气相沉积设备（Low Pressure CVD，LPCVD）成为主流设备，其工作压力大大降低，从而改善了沉积薄膜的均匀性和沟槽覆盖填充能力。在IC技术代发展到90nm的过程中，等离子体增强化学气相沉积设备（Plasma Enhanced CVD，PECVD）扮演了重要的角色。

3、原子层沉积（Atomic LayerDeposition，ALD）：

从45nm技术代开始，为了减小器件的漏电流，新的高介电材料及金属栅工艺被应用到集成电路工艺中，由于膜层非常薄，通常在数纳米量级内，所以不得不引入原子层沉积（Atomic Layer Deposition，ALD）的工艺设备。由于ALD技术逐层生长薄膜的特点，因此ALD薄膜具有极佳的台阶覆盖能力，以及极高的沉积均匀性和一致性，同时可以较好地控制其制备薄膜的厚度、成分和结构，所以被广泛地应用在微电子领域。

原子层沉积（ALD）是指通过单原子膜逐层生长的方式，将原子逐层沉淀在衬底材料上。。ALD与CVD都是通入气相化学反应源在衬底表面发生化学反应的方式，不同的是CVD的气相反应源不具有自限制生长的特性（当衬底表面的反应活性基耗尽后，即使再通入过量的前驱物在衬底表面也不会发生化学吸附，这个反应过程称为表面自限制反应）

4、外延工艺：常用的外延方式是固相外延和气相外延。

外延硅片工艺是在硅片表面外延一层单晶硅，与原来的硅衬底相比，外延硅层的纯度更高，晶格缺陷更少，从而提高了半导体制造的成品率。另外，硅片上生长的外延硅层的生长厚度和掺杂浓度可以灵活设计，这给器件的设计带来了灵活性，如可以用于减小衬底电阻、增强衬底隔离等

未来薄膜生长设备的发展方向主要有如下4个：

1）越来越多新材料的涌现要求研发新的设备及工艺。

2）更严格的热预算限制要求更低温的薄膜生长工艺。

3）更复杂的三维器件结构要求薄膜生长具有更好的台阶覆盖率、更强的沟槽填充能力，以及更精准的膜厚控制。

4）更好的薄膜界面性能控制要求设备具备更高的设备集成整合度，可以完成一个应用模块的工艺

封装工艺及设备

电子产品制造过程包括半导体器件制造和整机系统组装，以圆片切割成芯片为界，通常分为前道工序和后道工序。后道工序包括芯片封装和器件组装过程

封装和组装可分为4级，即芯片级封装（0级封装）、元器件级封装（1级封装）、板卡级组装（2级封装）和整机组装（3级封装）。通常将0级和1级封装称为电子封装，而将2级和3级封装称为电子组装。电子封装是对芯片进行安放、固定、密封、保护并增强电热性能，将芯片内部I/O通过引线或凸点与封装外壳的引脚连接，或者将多个芯片有效、可靠地互连。随着集成电路性能越来越先进，其技术指标也越来越高，芯片面积与封装面积的比率越来越趋近于1，适用概率和耐温性能也越来越高，引脚数增加，引脚间距缩小，重量减轻，可靠性提高，使用更加方便。

1）在0级封装阶段，为了实现圆片的测试、减薄、划切工艺，与之对应的主要封装设备有圆片探针台、圆片减薄机（圆片厚度变薄的设备，目前主要生产厂家有日本Disco公司和日本的东京精密）、砂轮和激光切割机等。

2）在1级封装阶段，为了实现芯片的互连与封装工艺，与之对应的主要封装设备有粘片机（粘片采用的键合材料有很多种，包括导电环氧树脂、金属焊料等）、引线键合机（以导电引线连接封装内部芯片焊区和引脚的焊接工艺，它是保证集成电路最终电气、光学、热学和力学性能的关键环节）、芯片倒装机、塑封机、切筋成型机、引线电镀机和激光打标机等。

3）在2级封装阶段，为了实现PCB组装工艺，与之对应的主要封装设备有焊膏涂覆设备、丝网印刷机、点胶机、贴片机、回流炉、波峰焊机、清洗机、自动光学检测设备等

随着技术的发展，插装型封装（如DIP）所占的市场份额逐渐萎缩，而倒装芯片封装（Flip Chip）、扇出型封装（Fan-out）、圆片级封装（Wafer Level Pack-age，WLP）、系统级封装（System in Package，SiP）和三维（3D）封装等先进封装技术逐渐成为主流