三种基本译码器

在译码器基础中，解释了完全译码器（n-2ⁿ）的基本工作原理，即：当使能端有效时：

Y_i = m_i 或者
/Y_i = !m_i (注：这里的!表示非号)

除了完全译码器之外，还有4-10线译码器，七段显示译码器，相对也比较简单，这里简单进行介绍：

• 4-10译码器
  
  4-10译码器真值表
  
  由真值表可以看出，当A₃A₂A₁A₀的取值为[0000~1001]时，输出有效，其它情况均为无效，其对应的逻辑器件图如下图所示：

4-10线译码器 74LS42

• 七段显示译码器
  七段显示译码器一般用于液晶或LED显示屏，显示0_{9数字（十进制）或0}F数字（十六进制）。所谓七段，表示的是0_9或0F这些数字可用七根数码管显示，对应的图为：

七段显示译码器图示

对应的真值表如下图所示：

74LS49七段显示译码器真值表

译码器的应用

译码器主要用于地址译码、指令译码以及逻辑表达式表示。下面重点解释如何内存寻址以及如何表达逻辑表达式。

内存寻址

在组合电路、时序电路在计算机课程中的地位一文中，说明了可执行程序的执行流程，其中的程序计数器（Program Counter，简称PC）中保存了CPU将要执行的指令，那如何在内存中定位到那条指令所在的内存地址呢？（重点理解：这是硬件实现，我们要用组合电路寻址）。

下图描述了早期8086的内存寻址方式。（计算机中用三类总线：数据总线、地址总线、控制总线进行数据传输，数据总线用于传输数据，地址总线用于传输地址，控制总线用于传输控制信号。三类总线用于在IO、内存、CPU以及外设之间进行数据传输；每一块内存中有rd、wr、adder、cs和data几个输入输出，其中的rd表示读内存，wr表示写内存，adder下文中解释，cs（chip select）表示片选，data用于内存和总线之间数据的传输）

8086寻址方式

在8086机器中，内存只有4KB（受限于当时的生产工艺，4KB内存由4块1KB的内存块组成），用12位二进制串表示地址。对于每一块1KB的内存，其寻址范围为[00 0000 0000~11 1111 1111]，为了对4块内存都进行寻址，一般思路为：共享低10位（A₉A₈A₇A₆A₅A₄A₃A₂A₁A₀）的内存地址，高两位用A₁₁A₁₀来进行控制，使其满足：

• 当A₁₁A₁₀ = 00时选择第一块内存（从上向下看），此时A₁₁A₁₀A₉A₈A₇A₆A₅A₄A₃A₂A₁A₀表述的范围为[0000 0000 0000 ~ 0011 1111 1111]
• 当A₁₁A₁₀ = 01时选择第二块内存（从上向下看），此时A₁₁A₁₀A₉A₈A₇A₆A₅A₄A₃A₂A₁A₀表述的范围为[0100 0000 0000 ~ 0111 1111 1111]
• 当A₁₀A₁₀ = 01时选择第三块内存（从上向下看），此时A₁₁A₁₀A₉A₈A₇A₆A₅A₄A₃A₂A₁A₀表述的范围为[1000 0000 0000 ~ 1011 1111 1111]
• 当A₁₁A₁₀ = 11时选择第四块内存（从上向下看），此时A₁₁A₁₀A₉A₈A₇A₆A₅A₄A₃A₂A₁A₀表述的范围为[1100 0000 0000 ~ 1111 1111 1111]
  显然，上面的地址真是我们需要表述的地址，剩下的就是如何用高两位A₁₁A₁₀来控制选择那一块1K的内存块。很自然的，2-4译码器正好能完成，因此，2-4译码器的输出分别接到每一块1k内存块上的片选信号，即可实现上述内存寻址功能。（adder用于合成A₁₁A₁₀和A₉A₈A₇A₆A₅A₄A₃A₂A₁A₀，使其构成一个12位地址）

译码器表达逻辑表达式

在译码器中，如果使能端有效，其对应的输入输出之间的关系为：

Y_i = m_i 或者
/Y_i = !m_i (注：这里的!表示非号)

比较敏感的童鞋很容易发现，译码器和最小项存在关系。对于任何的逻辑表达式，都可以用最小项表示，如F_(A,B,C)=m₂+m₃+m₄+m₅+m₇。

根据/Y_i = !m_i，可以进一步将F_{(A,B,C)表示成：}

F_(A,B,C) = !(!m₂ * !m₃ * !m₄ * !m₅* !m₇) (注：摩根定律)
F_(A,B,C) = !(/Y₂*/Y₃*/Y₄*/Y₅*/Y₇)

此时，将3-8译码器的输出/Y₂，/Y₃，/Y₄，/Y₅和/Y₇接入一个与非门，即可表示上面的逻辑表示式 F_(A,B,C)，其对应的电路图如下图所示：

3-8译码器表达逻辑表达式

在上例的基础上，如何用74LS138译码器实现一个全减器呢？在设计之前，需要先明确减法器的功能，其真值如下图所示：

全减器真值表

全减器中，C_i-1表示来自低位的借位，C_i表示向高位的借位，F_i表示本位的计算值。

根据真值表，很容易得到：

F_i = m₁ + m₂ + m₄ + m₇
C_i = m₁ + m₂ + m₃ + m₇
根据74LS138中的关系：/Y_i = !m_i，得到：
F_i = !/Y₁ + !/Y₂ + !/Y₄ + !/Y₇ = !(/Y₁ * /Y₂ * /Y₄ * /Y₇ ) (注：摩根定律)
C_i = !/Y₁ + !/Y₂ + !/Y₃ + !/Y₇ = !(/Y₁ * /Y₂ * /Y₃ * /Y₇ ) （注：摩根定律）

上述的F_i和C_i已经映射到74LS138的输出端口，将输出端口接入与非门，即可完成全减器，其对应的电路图如下图所示：

74LS138译码器构造全减器

总结

从上面两个例子看出，译码器虽然简单，但是其用法却多种多样，可以从不同的角度灵活使用译码器完成特定的功能。总体而言，对于译码器级联用法，通常都是共享低位的数据输入，用高位的数据输入控制译码器的使能信号（当然，最好分析的时候先就把预期的输出编号）；对于逻辑表达式，要充分认识最小项和译码器的输出之间的关系，通过这种关系，利用译码器和少量的其它与、或、非等们组合得到完成预期功能的电路。