发简信
IP属地：安徽
-
-
VL4 移位运算与乘法输入描述： 输入信号 d, clk, rst 类型 wire 在testbench中，clk为周期5ns的时钟，rst为低电平复位 输出描述： 输出信号 input_gr...
-
-
Python牛客网刷题-Day1
find：找到返回第一个位置索引，找不到返回-1 index：找到返回第一个位置索引，找不到报ValueError 当使用import导入模块时，按python查找模块的不同...
-
SV语法学习Day2
数据类型 按照四值逻辑和二值逻辑类型来划分 四值逻辑类型：integer、logic、reg、net-type(例如wire、tri) 二值逻辑类型： byte、shorti...
-
HDLbits刷题(Finding bugs in code)
This 8-bit wide 2-to-1 multiplexer doesn't work. Fix the bug(s). This 4-to-1 multiplexe...
-
HDLbits刷题继续The following is the state transition table for a Moore state machine with one input, o...
-
HDLBits刷题（Shift Register&Finite State Machines)）
第一题：Build a 4-bit shift register (right shift), with asynchronous reset, synchronous lo...
-
HDLBits刷题（Counters）Build a 4-bit binary counter that counts from 0 through 15, inclusive, with a period of...
-
HDLBits 刷题（Latches and Flip-Flops）D触发器是一种存储位并定期更新的电路，在时钟信号的（通常）上升沿。创建一个D触发器 Create 8 D flip-flops. All DFFs should be tri...
-
HDLBits 刷题（Karnaugh Map to Circuit）For the following Karnaugh map, give the circuit implementation using one 4-to-1 multip...
-
HDLBits 刷题（More Verilog Features）
Verilog 有一个三元运算符（?:）(condition ? if_ture : if_false)这可用于根据条件（多路复用器！）在一行中选择两个值之一，而无需在组合 ...
-
HDLBits 刷题（Procedures部分）alwaysblock 1：这里需要了解一下always过程块中的语法点：其赋值情况与assign语句的对比情况 并且对于赋值情况而言，assign连续赋值语句中左侧的类型必...
-
HDLBits刷题——Day3（Arithmetic Circuits）Create a one-bit wide, 2-to-1 multiplexer. When sel=0, choose a. When sel=1, choose b. ...
