https://www.asic-world.com/verilog/pli1.html[https://www.asic-world.com/verilog/pli1.ht...
发简信
IP属地：北京
-
PLI
-
DPI使用方法
方法1： dpi_func.c pkg_0.sv 编译命令： 方法二：直接加载.so同样是上面的文件，只不过修改对应的编译命令。将要调用的.c文件编译成.so文件gcc -f...
-
mi300 introduction
/proj/navi4c_n6_dv_integration1/qingxu1200000000000000000000018a006dc680
-
uvm_config_db从uvm_resource_db中扩展而来，体现在set()/get()上 class uvm_config_db#(type T=int) extends uvm_reso...
-
uvm_transaction和uvm_sequence_item的区别？通过继承关系，我们可以看待uvm_sequence_item是扩展自uvm_transaction的。 对于usr来说，想创建自己的transaction一般是从uvm_se...
-
谈一谈SystemVerilog的randomize提到systermverilog，最常接触的就是随机，与随机紧密相关的函数就是randomize，但是实际上我们又对randomize知道多少呢？本章节我们就梳理一下rand...
-
virtual seq && virtual sqrvirtual seq 和virtual sqr是比较难理解的两个东西。 什么时候需要virtual sequencer和virtual sequence？ 有多的驱动端ag...
-
SystemVerilog 类作为函数的参数类里面的变量相关的知识：https://www.cnblogs.com/xuqing125/p/15931202.html[https://www.cnblogs.com/x...
-
systemverilog浅析$cast问题一：动态类型转换和静态类型转换的区别？ $cast:基本语法$case(A,B)实际上是A=B；A表示目的端，B表示源端。（downcasting）类型向下转换 $cas...
-
UVM中参数化的类截止到目前我了解到的UVM类只有uvm_sequence/uvm_sequencer_param/uvm_driver是带有参数化的类型的。 uvm_driver#(REQ,...
-
谈一谈UVM中的p_sequencer先从SystemVerilog的语法说起 我们先来看一个简单的例子： bird是一个基类 parr是一个bird的扩展类 top层调用 原因分析： A是bird的基类句柄，A...
-
seq&&seqr&&driver源码分析在UVM的框架中，我们经常看到sequence的body()函数中，经常有`uvm_do这个宏，其实这个宏里面就包含了跟driver的交互所有细节，本章节就从uvm_do说起...
-
UVM源码角度分析lock() grab()的区别lock基本用法 首先通过一个例子来看一下： 如果没有lock请求的话，seq0/seq1将会交错发送 seq0获得sqr的发送权以后，会一直发送seq0的数据。但是也会把l...
-
UVM---seq/sqr/driverUVM的seq/sqr/driver是紧密相连的，从user的角度来看，有一套common的模板，user就只管用就行了。很多时候，我就只是只知道怎么用，并不清楚里面的实现机...
-
sequence启动的三种方式1、seq相关的phase机制 首先你需明确的是UVM的框架下，消耗时间的task的执行都在在uvm_component底下的objection的机制来实现的。也就是说pha...
-
UVM的树形结构是怎么创建的？UVM树通过uvm_component来实现树形结构。所有的UVM树看的结点都是一个uvm_component。每一个uvm_component都有一个特点：他们在new的时...