可爱的IC工程师

简介 能让电脑完成的就不要手写了，自动生成寄存器模块verilog代码的脚本设计过程 不知道大家是否向我一样，需要快速的实现模块。我大部分写的都是算法模块，而且算法每次修改都...