240 发简信
IP属地:天津
  • 120
    FPGA静态时序分析(笔记)

    一、概念 Launch_edge: 触发沿,触发时钟的上升沿延迟 Latch_edge:锁存沿,锁存时钟的上升沿延迟,和触发沿相隔一个周期 二者只是两个标记,之差等于一个时钟...