去年的整理，选择题向，供参考

状态机 在有限的状态内 ， 在时钟的驱动下 ，通过给定初始状态 ，能够自动完成状态间的循环和相应状态输出的时序逻辑电路Mealy 型状态机（一般...

第4个示例.七段数码管 这里新的语法点就是{，，}代表的拼接运算符，有点像C语言里的strcat函数 第5个示例.D触发器——时序逻辑电路的描述...

从上一节内容总结：一个Verilog模块一致包含四个部分：端口定义、I/O说明、内部信号声明和功能定义，下面将通过其他例子更加具体体会 第2个示...