Clifford E. Cummings 摘要 Verilog 语言中最令人困惑的概念之一是什么时候变量是reg，什么时候变成wire？虽然声明reg 和wire 的规则非常...
发简信
IP属地：贵州
-
【Verilog】建议从Verilog中删除那些难看的寄存器数据类型
-
用CentOS 7安装cadence搭建适合IC Design的科研环境（一）——相关知识准备
这篇博客记录我在用centOS搭建适合模拟集成电路设计的科研环境的过程，主要内容从我的OneNote笔记中整理，一是为了从杂乱的笔记中筛选出有价值的信息，二是希望能帮助更多像...
-
主要介绍一些IC（集成电路）的基础知识，包括整个工艺，电路设计，物理后端设计，封装，测试等的简单知识并不定期分享一些书籍；由于我的工作是数字集成电路设计，所以我从数字电路入门的角度开始慢慢的分享一些知识和观点。
-
