240 发简信
IP属地:河北
  • 120
    lec2 VHDL第二次作业

    chapter 6 6.15. 为7段解码器的第一段设计一个积之和电路 真值表如下所示。 输入(dcba)输出1段输出0000000001100010200011300100...

  • 120
    Python3 PyQt5 pycharm 环境搭建

    简书的 markdown 没有目录,截图一张,让大家看的清楚,找到自己需要的东西。 更新日志:2017年12月3日 增加 windows 配置 开发环境: MAC OS 10...