每个Verilog程序包括四个主要部分：即端口定义、IO说明、内部信号声明以及功能定义。 assign是描绘组合逻辑的常用方法之一，而alway...