http://www.jianshu.com/p/13fedee165f1如何更改color scheme

你的置位运算符用的不太对，a+b它也是当成两位数来进行计算的，所以，等式的左边是5位，右边是4位表达式，左边的最高位自动设置为0 hui3462...

循环冗余校验（CRC）算法入门引导

fpga各种仿真简介 QUARTUS II使用ram 软件+数字IC面经 分享一些要点，希望对学弟学妹们有帮助 http://bbs.uestc...

1）标识符是用户在描述时给Verilog对象起的名字 2）标识符必须以字母(a-z, A-Z)或( _ )开头，后面可以是字 母、数字或_。 3...

【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验十四：储存模块 跨时钟域信号传输（二）——数据信号篇

testbench 1. 激励的产生 对于testbench而言，端口应当和被测试的module一一对应。端口分为input,output和in...

http://www.cnblogs.com/xd-elegant/p/4093568.html 关于FPGA中建立时间和保持时间的探讨 D2的...

fpga规范 工作过的朋友肯定知道，公司里是很强调规范的，特别是对于大的设计（无论软件还是硬件），不按照规范走几乎是不可实现的。逻辑设计也是这样...