240 投稿
STA知识点复习
收录了12篇文章 · 3人关注
  • Resize,w 360,h 240
    数电基础：时序逻辑电路的时序分析

    目录 1.组合逻辑延迟 2.时钟输出延迟Tco 3.同步系统中时钟频率 3.1 建立时间与保持时间都满足 3.2 建立/保持时间不满足 （1） ...

    0.4 飞奔的大虎 0 6
  • Resize,w 360,h 240
    同时发生setup/hold违例怎么解？

    时序上很难满足的那些时序路径称为时序关键路径（timing critical paths），可以分为建立（setup）和保持（hold）时序关键...

    飞奔的大虎 0 0
  • Resize,w 360,h 240
    SDC-时钟sdc

    上次介绍了sdc的基本概念，那接下来几期，我们来讲解一些比较常用的sdc命令。虽然sdc大大小小有上百条命令，但实际常用的其实就那么10几条。今...

    0.1 飞奔的大虎 0 2
  • Resize,w 360,h 240
    为什么需要OCV？

    今天我们要介绍的时序分析概念是on chip variations，简称OCV。OCV会对时序分析提出更严格的要求。那为什么需要OCV呢，因为制...

    0.1 飞奔的大虎 0 1
  • Resize,w 360,h 240
    PVT对于芯片性能的影响

    P：Process V：Voltage T：Temperature 1.工艺角-process corner 不同的晶片和不同的批次之间，因为掺...

    0.1 飞奔的大虎 0 2
  • Resize,w 360,h 240
    set_false_path和set_disable_timing的区别？

    False path：在设计中，不需要满足setup/hold时序的数据路径需要设置成false path。 设置成false_path的数据路...

    飞奔的大虎 0 2
  • Resize,w 360,h 240
    CPPR模式

    CommonPath PessismismRemoval。 Commonpath 是指的两条时钟路径在分叉前一起走过的部分，起点由时序分析来定。...

    飞奔的大虎 0 0
  • SS、 TT、FF

    1、工艺角（Process Corner） 与双极晶体管不同，在不同的晶片之间以及在不同的批次之间，MOSFETs 参数变化很 大。为了在一定程...

    飞奔的大虎 0 1
  • Resize,w 360,h 240
    clock gating cell引起的违例

    在 sta 分析时，经常会碰到 clock gating cell （一般是 ICG cell 或者 latch）引起的 violation，这...

    0.1 飞奔的大虎 0 4
  • set_multicycle_path

    一、set_multicycle_path命令 命令格式如下： set_multicycle_path path_multiplier [-se...

    0.2 飞奔的大虎 0 1

专题公告

收藏为了回顾复习，已收录的必须搞懂