240 投稿
fpga && verilog
收录了4篇文章 · 6人关注
  • 如何用 verilog 写一个 ALU

    前言：之前也写过一个 toy_vm，里面也涉及到四个标志位的更新，ALU 的难点也是这个四个标志位的更新，我每次都会忘这四个标志位如何更新的，每...

    0.2 madao756 0 3
  • Task 以及 Function

    前言：这是一篇翻译文章，希望对你有一些帮助，原文在这里：https://documentation-rp-test.readthedocs.io...

    0.1 madao756 0 1
  • 如何写 Test Bench

    前言：Test Bench 就是用来模拟真实电路的，我们可以通过看波形图分析自己的电路是不是写对了！也可以通过模拟需要实例化的 module 的...

    0.1 madao756 0 2
  • Resize,w 360,h 240
    给 Verilog 写一个总结（一）

    前言：我大致完成了一个学期的「数字逻辑实验」，是时候给我的 verilog 写一个总结了，好不容易学会的 verilog 不能说忘就忘，后续会创...

    0.2 madao756 0 4