假设此时已经在Vivado上完成了逻辑的综合、实现，并生成了编程文件.bit。 下一步要导出硬件说明文件到sdk，用于软件的开发。 概念： .h...
投稿
收录了7篇文章 · 1人关注
-
7. Vivado到Xilinx SDK -
vivado学习——仿真Verilog的代码编写完成了，代码是否正确，需要经过仿真的验证。 打开FreDivDou的工程， 点击Sources中的“+”， 选择添加仿真...
-
vivado学习——添加约束和生产bit文件添加约束文件，是将FPGA的引脚和相应的电平信息添加到工程中去。 生产bit文件，是为了在线调试。 点击PROJECT MANAGER——IMP...
-
vivado代码编写——倍频（使用IP核）FPGA的倍频用代码来实现比较复杂，简单的方法就是使用PLL核。 PLL全称是Phase Locked Loop，即锁相环，是一种反馈控制电路。...
-
vivado代码编写——分频
要开始编写verilog代码了，以常用的分频为例，编写一个简单的代码。 FPGA设计中，分频分为偶数分频和奇数分频。 偶数分频只要计上升沿的个数...
-
vivado学习——创建文件打开上篇文章中创建的工程， 点击Source中的“+”， 点击Next， 点击Create File， 在File type中选择Verilog...
-
vivado学习——创建工程本例中，所用开发板的FPGA为XC7K325TFFG900-2，使用语言为Verilog，使用的vivado版本为 vivado 2019....
专题公告
手把手教你学习vivado
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1881139527',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://upload.jianshu.io/collections/images/1941052/%E6%97%A0%E6%A0%87%E9%A2%98.png', '推荐专题《vivado新手课堂》（ 分享自 @简书 ）','https://jianshuapi.com/c/3634dd5764c0?utm_campaign=maleskine&utm_content=collection&utm_medium=reader_share&utm_source=weibo','页面编码gb2312|utf-8默认gb2312'));){kind=link}